一、硬件系统设计
该硬件系统主要包括16路麦克风构成的阵列、A/D采样模块、DSP数据处理模块、PC机，如图1所示。
1.1 麦克风阵列
该系统中，麦克风阵列选用声望公司的MPA416传声器。MPA416传声器的灵敏度可达50 mV/Pa;拥有低本底噪声;频率响应范围20 Hz～20 kHz;当其用于阵列时，MPA416的相位差能控制在3°～5°，能满足系统对精确度和稳定性的要求。
1.2 A/D采样模块
A/D采样模块由4片PCM4204以及其外围电路组成。PCM4204内置了4个同步采样通道，支持音频串口和DSD数据口。音频串口模式时，输出24位线性PCM码，有主、被动两种工作模式，支持左、右对齐，I2S和TDM数据格式，动态范围为118 dB，最高采样频率216 kHz。系统选用1片PCM4204采用主动工作模式，其余3片PCM4204采用被动工作模式。通过音频串口将外部采集的模拟声音信号转化为24位I2S格式数字信号。由于前端麦克风阵列的输出信号不是差分信号，而PCM4204要求输入信号为差分信号，同时要求输入差分信号幅值在-0.3～-0.3+VccV之间，因此其每路信号的前端都应有一个缓冲电路，用来将所接收的麦克风信号转换为差分信号并对幅值进行调整。缓冲电路主要由OPA1632和OPA22组成，OPA1632和OPA227是高精度、音频差分放大器，缓冲电路如图2所示。
1.3 DSP数据处理模块
设计中数据处理模块选择TI公司浮点DSP芯片TMS320C6713作为模块核心。TMS320C6713为高性能32位浮点DSP，适用于专业音频信号处理，其主频可达300 MHz，处理速度高达2 400 MIPS／1 800 MFLOPS。其内部采用改进的哈佛结构；具有256 kB的片内存储空间；丰富的外设包括两个多通道缓冲串口(McBSP)、两个多通道音频串口(McASP)、SPI和I2C等；增强的直接存储器访问(EDMA)控制器，可控制16个独立通道完成不受CPU干预的数据传输；32 bit的外部存储器接口(EMIF)，能与SRAM、ERPOM、Flash、SBSRAM和SDRAM无缝连接。DSP数据处理模块框图如图3所示。
其中，TMS320C6713通过McASP与前端的A／D采样模块相连，并利用EDMA数据传输速度快、传输量大，且不占用CPU时钟周期的特点，将采集数据转存至TMS320C6713的片内存储空间。TMS320C6713外接CPLD控制EMIF接口，通过对EMIF接口上CE3空间的控制，控制USB芯片CY7C680 01，完成TMS320C6713与PC机平台间的USB数据传输。
1.4 A／D采样模块与DSP数据处理模块接口设计
4片PCM4204芯片与TMS320C6713的McASP1相连接，其连接示意图如图4所示。
图4中，PCM4204 A采用主动工作模式，PCM4204B、PCM4204C和PCM4204D采用被动工作模式。系统采用I2S数据格式，PCM4204A的SDOUT1输出的是1和2通道的数据，SDOUT2输出的是3和4通道的数据；PCM4204B的SDOUT1输出的是5和6通道的数据，SDOUT2输出的是7和8通道的数据；PCM4204C的SDOUT1输出的是9和10通道的数据，SDOUT2输出的是11和12通道的数据；PCM4204D的SDOUT1输出的是13和14通道的数据，SDOUT2输出的是15和16通道的数据。
通过配置芯片引脚S／M、FMT2、FMT1、FMT0、FS2、FS1和：FS0对PCM4204进行设置。具体如下：
对于PCM4204A，S／M=0，使PCM4204A工作在主模式下；对于PCM4204B、PCM4204C、PCM4204D，S／M=1，使PCM4204A工作在从模式下；
FMT2=0，FMT1=0，FMT0=1，选取音频数据格式为24 bit I2S；
对于PCM4204A，FS2=0，FS1=0，FS0=1，选取采样速率为48 kHz；对于PCM4204B、PCM4204C、PCM4204D，FS2=0，FS1=0，FS0=0，选取采样速率为自动检测。
经计算得，A／D采样模块采样速率为22 Mbit·s-1。
1.5 DSP数据处理模块USB接口设计
TMS320C6713通过EMIF的CE3存储空间可以外扩USB2．0接口，因此在对外扩USB进行读／写访问前，需要通过EMIF的CE3控制寄存器CE3C-TL来配置CE3空间存储器接口的类型、存储器宽度及读写时序。
CY7C68001采用并行异步存储器接口通过可编程逻辑芯片CPLD与TMS320C6713相连，其原理框图如图5所示。
CY7C68001除了存储器接口外，还有1个中断信号
和4个状态信号。中断信号采用TMS320C6713的外部中断EXT_INT6。
TMS320C6713使用CY7C68001作为从设备。在这种模式下，DSP可以像读／写普通FIFO一样对CY7C68001内部的FIFO进行读／写。PC主机发出命令的同时也由CY7C68001 
的引脚提供中断触发信号给DSP的EXT_INT6。其上升沿被检测到后，DSP就进入相应中断服务程序，开始处理USB的传输。DSP通过EA[4：2]连接FIFOA[2：0]对CY7C68001内部FIFO或命令口进行选择。读／写数据通过ED[15：0]与FIFO[15：0]连接进行。FIFO和命令口的选择和地址分配如表1所示。
经实验验证，USB异步传输速率可达3 Mbit·s-1，满足系统需求。
1.6 PC机平台
DSP数据处理模块通过USB接口与PC机相连，通过CY7C68001芯片，将前端采集的数据传输到PC机，方便对数据的进一步处理。
二、程序设计
(下略，全文见开头的附件)
其他参考文献：
PCM4204的文件说明：pcm4204-2e5xg7m
数据传输和接口程序部分：基于麦克风阵列声源定位的硬件系统设计-2ctdpf9